# <<基于 Verilog\_HDL 的 FPGA 设计基础>> 实验指导书

电子工程学院 微电子系

 1、本实验指导书用于《基于 Verilog\_HDL 的 FPGA 设计基础》课程内实验指导。
 2、实验指导书主要内容只包括大纲所列课内基本实验,学生自选实验题目可 由学生自由选择,并参考本课程网站所提供的复杂电路设计实例完成。
 3、实验所用 EDA 工具的使用方法均配有屏幕录像视频,可配合实验指导书一 起使用。

## 实验报告格式和要求

实验报告要求采用按"设计规范"的方式撰写,具体格式和要求如下:

第一页:

实验题目

版本 v1.0

专业: 班级:

姓名:

学号:

#### 日期

#### 第二页开始:

一、功能描述:

应简要,但全面的描述实验题目要完成的功能。

二、设计方案:(如果题目复杂,可分为总体设计方案和详细设计方案) 对设计思想,方法以及所设计电路的基本结构进行描述,辅以总体设计框

图,子模块框图(多模块的复杂设计情况)以及管脚列表进行说明。

三、验证方案:

给出验证设计的基本思想和方法,仿真用例等。如果是需要下载到开发板上的实验,要给出开发板型号、管脚分配的.udf文件

四、设计代码:

带有注释的设计和仿真代码。

五、仿真结果分析

1、逻辑仿真结果:在 Modelsim 中对设计仿真,对照验证方案对仿真结果 进行分析说明。

2、下载验证:对下载到开发板上的设计仿真结果进行说明,最好配有结果照片。

# 实验一 熟悉 Modelsim 仿真环境

一、 实验目的

熟悉 Modelsim 仿真环境,为后续的电路设计、仿真等工作打好基础。

## 二、 实验要求

1、学会使用 Modelsim 仿真器的基本功能;

2、按照仿真程序的结构编写仿真程序。

# 三、 实验原理

ModelSim HDL 仿真工具同时支持 VHDL 和 verilog 两种硬件描述语言的仿真 及混合仿真。它们的仿真步骤基本一致。在此只给出 verilog 的仿真步骤。

1,	打开 Modelsim 工具,	显示如下界面:
----	-----------------	---------

ModelSim SE PLUS 6.5	E 1 2					
<u>File Edit View Compile Sim</u>	ulate A <u>d</u> d L	L <u>i</u> brary T <u>o</u> ols	Layo <u>u</u> t <u>W</u> ir	ndow <u>H</u> elp		
🗋 - 🗃 🖬 🤝 🎒   👗 🐚 🏙	5 <u>2 2</u>   <b>M</b>	Help		🏻 🏤 📙 🍲 🛗 🌡	🔉 述 📙 X« »X	🗅 🖄 🐐
Layout NoDesign						
Library			000			+ ₫ ×
▼ Name	Type	Path				
	Library v	work				
floatfixlib	Library \$	\$MODEL_TECH//f	loatfixlib			
□	Library \$	\$MODEL_TECH//a	avm.			
	Library \$	\$MODEL_TECH//d	ovm-2.0.1			
	Library \$	\$MODEL_TECH//p	ba_lib			
	Library \$	SMODEL_TECH//u	.dil_tqi			
sv_std	Library S	\$MODEL_TECH//s	v_std			
	Library s	SMODEL_TECH//	/ital2000			
	Library s	MODEL_TECH//	zee nodelcim lib			
	Library s	MODEL_TECH//	noueisim_iib			
	Library (	MODEL_TECH/ /s	std. developerski	+		
	Library (	\$MODEL_TECH//s	synonsys			
	Library S	SMODEL TECH//	/erilog			
<u> </u>		1	-			
C Transcript						<b>+</b> ₫ ×
# //						
# Loading project nmb_read_t	rans					
Ma del Cire >						
Modelsin >						-
Project Lomb read trans who Design L	andadis	chip C	antovt>			
Project mino_reau_trans <ino design="" l<="" td=""><td>uaueu &gt;</td><td>&lt;140 C</td><td>JILEXU/</td><td></td><td></td><td>11.</td></ino>	uaueu >	<140 C	JILEXU/			11.

2、创建工程

1) 点击 File->new->project, 弹出下面窗口:

🖌 Create Project		×
Project Name		
tst		
Project Location		
E:/tst/		Browse
Default Library Name		
Copy Settings From	Brow	
Copy Library Mappings      Reference	e Library	Mappings
	ОК	Cancel

2)在窗口中敲入工程名和工程存储的目录地址,点击 OK 按钮,弹出如下

м	Add items to the	Project	23
	Click on the icon to	add items of that type	:
	Create New File	Add Existing File	
	Create Simulation	Create New Folder	
		Clo	se

3)如果已经编写好程序代码,直接点击"add existing file",弹出如

下	窗	$\square$	:

Add file to Project	
File Name	
1	Browse
Add file as type	Folder Top Level
Reference from current location	Copy to project directory
	OK Cancel

点击 Browse 按钮选择编辑好的代码文件,然后点击 OK。

如果没有编辑好的代码,需要在仿真工具中编辑,点击"create new file", 弹出如下窗口:

M Create Project File	X
File Name	
	Browse
Add file as type	Folder
VHDL	Top Level 🔻
	OK Cancel

敲入代码文件名,并在"add file as type"栏选择 verilog 格式,点击 OK,

- 出现如下画面: ModelSim SE PLUS 6.5 <u>File Edit View Compile Simulate Add Source Tools Layout Window</u> <u>H</u>elp 🗋 • 😅 🐷 🍜 🕘 | 🐰 🐚 🛍 🖄 🔔 | 🗛 🖺 😘 || 🗇 🛗 🌠 🎽 為 X« »X 🗈 🖻 🆄 Help Layout NoDesign  $\mathbf{T}$ Project - E:/tst/tst : : + ð × E:/tst/tt.v + 🗗 🗙 △ Status Type Orde Mc ▼ Name Ln# 🦻 Verilog 0 03 1 tt.v 2 然后双击文件名,对文件进行编辑。 3、编译文件 1) 点击按钮 编译所有工程下的文件;
  - 2) 点击按钮 🎔 对单个文件进行编译。

编译结果如下窗口所示:

#	Compile	of	tt.v w	as :	succe	ssfu	1.	
ŧ	Compile	of	tst.v	fai	led w	ith	1 errors	з.
#	2 compil	es,	1 fai	iled	with	1 e	error.	
ŧ	Compile	of	tt.v w	as :	succe	ssfu	ıl.	
ŧ	Compile	of	tst.v	was	succ	essf	ul.	
#	2 compil	es,	0 fai	iled	with	no	errors.	
M	odelSim>							

如果编译成功,显示绿色成功指示;如果不成功,报告错误个数,双击红色 错误即可显示错误的具体细节。

4、开始仿真

1) 点击 simulation->start simulation,展开 work 工作库,选择测试文件为项层文件,点击 OK。

Start Simulation	es SDE Others	)	X
		Path	<u>«»</u>  • [
	Library	E:/tst/work	
add	Module	E:/tst/tt.v	
M tst	Module	E:/tst/tst.v	
⊕_ <b></b> floatfixlib	Library	\$MODEL_TECH//floatfixlib	
	Library	\$MODEL_TECH//avm	
	Library	\$MODEL_TECH//ovm-2.0.1	
	Library	\$MODEL_TECH//pa_lib	
+- M mtiUPF	Library	\$MODEL_TECH//upf_lib	
	Library	\$MODEL_TECH//sv_std	
4		•	
Design Unit(s)		Resolution	
work.tst		default	◄
Optimization			
Enable optimization		Optimization Options	
		OK Can	cel

2) 点击 add->to wave->all items in region and below, 添加波形文件, 将顶层目录下的所有信号都添加到波形文件中。也可以选择 all items in region,只添加顶层文件中的信号,或者添加 all items in design 添加设计中 的信号!

ModelSim SE PLUS 6.5			
<u>File Edit View Compile S</u>	imulate A <u>d</u> d St <u>r</u> uctu	e T <u>o</u> ols Layo <u>u</u> t <u>W</u> indow	<u>H</u> elp
📗 🗗 • 🚘 🔚 🍩 🍈 🕴 👗 🖻	🕐 🐑 To <u>W</u> ave	All items in region	🔛 🖉 🏋
	To <u>L</u> ist	All items in region and below	
📗 🥂 🔶 🐝 🗄 🖬 🛛 100	ns 🌩 🖹 To Log	All items in <u>d</u> esign	X 🕅 🕅 🕅 🎽 Layout 🛛
🗸 sim 🚃 🛲 🛨 🖻 🗙 🎓	ts :::::: 🛨 🛛 To <u>D</u> ataflow		
TInstance	ame Window Pane		
tst	♦ a	module tst;	
🛨 – 🗖 tt	🔷 b 🛛 💈	reg a,b;	
4 #INITIAL#9	🔶 s 💦 🔰 3	wire s,c;	
😤 #vsim_capacity#	🔶 c 🔰 4		
	5	<pre>tt tt(.a(a),</pre>	
	6	.b(b),	
	7	. s (s) .	
点击后弹出如下	窗口:		



4) 点击运行按钮后,显示如下画面:



缩小波形图点击按钮 🔍 ,放大波形图点击按钮 🍳 。

## 四、 实验内容及步骤

1、实验内容

用 Modelsim 工具仿真一个 4 位同步计数器电路。

2、实验步骤

- 1) 按照实验原理的步骤要求完成工程的创建工作;
- 2) 编写 4 位同步计数器电路;
- 3) 编写 4 位同步计数器电路仿真程序;

4)按照实验原理的步骤完成电路的编译及仿真工作,观察输出波形,检验 结果是否正确,如果正确完成实验,如果结果出错,通过查看电路中间变量等方

- 法,纠错,并重新编译,仿真,直到结果正确为止。
- 五、 撰写报告

## 实验二 设计一个四位的先行进位全加器

#### 一、 实验目的

1、掌握门级电路描述的方法;

2、掌握电路仿真程序编写技巧。

## 二、 实验要求

1、可综合的门级电路描述一个4位的先行进位全加器;

2、编写电路仿真程序,要求测试输入的所有组合情况;

3、观察仿真结果。

#### 三、 实验原理

串行进位加法器需要一级一级的进位,进位延迟很大。先行进位加法器(也 叫超前进位加法器)可以有效的减少进位延迟。

设二进制加法器的第 i 位输入为 Xi, Yi, 输出为 Si, 进位输入为 Ci,进 位输出为 Ci+1

则有

Si = Xi⊕Yi⊕Ci

 $Ci+1= Xi \bullet Yi + Xi \bullet Ci + Yi \bullet Ci = Xi \bullet Yi + (Xi + Yi) \bullet Ci$ 

�Gi = Xi • Yi, Pi = Xi+Yi

则 Ci+1= Gi + Pi • Ci

当 Xi 和 Yi 都为1时, Gi = 1, 产生进位 Ci+1= 1

当 Xi 和 Yi 有一个为 1 时, Pi = 1, 传递进位 Ci+1 = Ci

因此 Gi 定义为进位产生信号, Pi 定义为进位传递信号。Gi 的优先级比 Pi 高,也就是说:当 Gi = 1 时(当然此时也有 Pi = 1),无条件产生进位,而不 管 Ci 是多少;

当 Gi=0 而 Pi=1 时,进位输出为 Ci, 跟 Ci 之前的逻辑有关。

下面推导4位超前进位加法器。设4位加数和被加数为A和B,进位输入为Cin,进位输出为Cout,对于第i位的进位产生Gi=Ai•Bi,进位传递Pi=Ai+Bi, i=0, 1, 2, 3

于是这各级进位输出,递归的展开Ci ,有:

CO = Cin

 $C1=G0 + P0 \bullet C0$ 

P3 • P2 • P1 • P0 • C0

Cout=C4

由此可以看出,各级的进位彼此独立产生,只与输入数据和 Cin 有关,将各级间的进位级联传播给去掉了,因此减小了进位产生的延迟。

同时由真值表可以简单的得出第 i 位的和为:

 $Si = Xi \oplus Yi \oplus Ci = (Xi \bullet Yi) \oplus (Xi+Yi) \oplus Ci = Gi \oplus Pi \oplus Ci$ 

根据上面的式子便可以设计出超前进位加法器。用 Verilog 编写了 4 位超前进位加法器。

## 四、 实验内容及步骤

1、 根据先行进位全加器的工作原理,设计并绘制出门级电路图;

2、根据门级电路图,使用 verilog HDL 语言,进行门级电路描述;

3、编写电路的仿真激励,要求给出 4 位加数及被加数的所有组合情况,观察仿真结果。

# 五、 撰写报告

## 实验二 设计一个三八译码器

一、 实验目的

- 1、掌握组合电路设计方法;
- 2、熟悉电路仿真程序编写技巧。

## 二、 实验要求

- 1、用可综合的组合电路描述一个三八译码器;
- 2、编写电路仿真程序,要求测试输入的所有组合情况;
- 3、观察仿真结果。

#### 三、 实验原理

译码器属于组合逻辑电路,它的逻辑功能是将二进制代码按其编码时的 原意译成对应的输出高、底电平信号,又叫解码器。在数字电子技术中,它 具有非常重要的地位,应用也很广泛。

输入			输出
0	0	0	0000001
0	0	1	00000010
0	1	0	00000100
0	1	1	00001000
1	0	0	00010000
1	0	1	00100000
1	1	0	01000000
1	1	1	1000000

三八译码器将三位的数据译码为八位的信号,其真值表为:

## 四、 实验内容及步骤

- a) 根据先行进位全加器的工作原理,设计并绘制出门级电路图;
- b) 根据门级电路图,使用 verilog HDL 语言,进行电路描述;
- 3、编写电路的仿真激励,要求给出输入的所有组合情况,观察仿真结果。

#### 五、 撰写报告

# 实验三 熟悉 FPGA 设计流程

# 一、 实验目的

熟悉 Xilinx 公司的 ISE 设计和综合环境,为后续的电路设计、验证等工作 打好基础。

#### 二、 实验要求

1、学会使用 ISE 的基本功能;

2、按照实验指导书说明,完成一个计数器电路的综合、下载等工作。

#### 三、 实验原理

FPGA 设计流程:



# 四、 实验步骤

1、操作步骤:

ISE 综合工具同时支持 VHDL 和 verilog 两种硬件描述语言的综合。 它们的仿真步骤基本一致。在此只给出 verilog 的仿真步骤。

1) 打开 ISE 工具,显示如下界面:

🔤 ISE Project Navigator (M. 70d) -	C:\	Documents and Se	ettinge\Administra	stor\gold_code_ver_217\gold_code_v	er_217.xise - [De	rign Summary]				- C 🗙
🖺 Bila Bdit Fies Project Source Pro	2455	Icols Tindos Lap	out Help							. 8 ×
) 여 🗶 🗇 🖉 😓 📢 🔄 🕤 🗌	[M	*   🎤 🎤 🎇 🛞 /	/ 🗟 💫 🗟 🗄 🗆	T 🔁   🔑 K?   🕨 🗵 📌   💡						
lesign ↔ □ Ø ×	0	B Banign Overview				gald_code l	roject Status			
👔 View: 💿 🎆 Inplementatio 🔿 🚟 Simulati-	«	- IOB Proper	rties	Project File:	gold_code_ver_217.mis		Parser Errors:		So Terers	
Ni sr w chy		- 🛄 Bohila Le	wal Willimition	Rodulo Rano:	gold_reds		Implementation	State:	Fare	
R B C gold_code_ver_217		- Timing Co	ostraints	Target Bevice:	xc3s250e=5ft256		· Brrors:			
a and a state of a finite a	C	- Clock Rep	ort.	Product Version:	ISE 12.3		· Tarnings:			
first_lfar - sub_a (sub_a.	-	Static Tie	aing	Besign Goal:	Balanced		· Routing B	lesults:		
all 🛛 🔂 second_lfsr - sub_b (sub_b.	1	S Irrors and Varnis	ngi	Besign Strategy:	Tiling Default (unloc	ked)	• Timing Co	astraiats:		
0	216	- Synthesis	Bussages	Environment:			· Final Tim	ing Score:		
2	20	Translati	on Wessinger					-		
-		- Hap Messa	iges .							
-		- Tining Be	STRLAZ			Detailed Report	-	-		11
		- D Bitgen Her	115241	Report Sume	Status	venerated	Arrers	Ternings	Infes	
		All Imples	mentation Ressages	Synthesis Report.						
		- Detailed Reports	Report	Translation Report						
		- Translati	on Report	Mag Report						
		- Bap Report	1	Flace and Route Report						
		- I flare and	Loute Lepart	Tower Lepart						
		Towar late	ort.	Fost-PAE Static Timing Report						
		- D Bitgen Re	part	Bitgen Report						
Fo Trotesses Dunning		- Secondary Report	5							
T Pracesses' sold code										
16						Secondary Repor	ts			<b>D</b>
Design Summary/Reports				Report Russ	State	Secondary Repor	ts	Generated		<u> </u>
Design Summary/Reports				Report Rase	State	Secondary Leper	15	Generated		
RE Design Stanwary/Reports Design Vilities User Constraints Star Starting		Design Properties		Report Nume	State	Secondary Report	05/20/2014 - 13:49:28	Generated		
Decign Scnewy/Reports     Decign Statewy/Reports     Decign Ttilities     User Constraints     Synthesize - SST     View KTL Schematic		Design Properties	ge Filtering	Report Huno	State	Secondary Report	<b>U5</b> /20/2014 - 13:49:28	Generated		
Image: Construction of the section of the s		Design Properties Easble Messag Optimal Design Star Shave Clock Ba	pe Filtering nary Contents eport	Epert Tan	State	Secondary Repor	05/20/2014 - 13:49:28	Generated		
Decip Sumary/Reports     Decip Sumary/Reports     Decip Status     De		Design Properties Enable Herrag Optimal Design Sum Shaw Clock & Shaw Failing	ge Filtering mary Contants opert Constraints	Egert Fas	State	Secondary Report	<b>US</b> /20/2014 - 13:49:28	Generated		
Price Data Construction     Price Data Construction		Design Properties Enable Wessag Optimal Design Sum Shev Clock Ba Shev Fauling Dave Teraing	ge Filtering mwy Contents opert Constraints s	kport Inc	State	Secondary Reports	05/20/2014 - 13:49:28	Generated		
16         E         args Somery/Repett           10         100         args Tubliste           11         100         args Tubliste           11         100         Structure           11         Structure         Structure           12         Structure         Structure           13         Structure         Structure           14         Structure         Structure           15         Structure         Structure           16         Struce		Design Properties Enable Serses Optional Davign Some Sher Failing Sher Failing Sher Fars	ge Filtering nwy Contents sport Constraints s	legert Bas	State	Secondary Leger	05/20/2014 - 13:49:28	Generated		
Le - E Bargo Somery/Aparts     Port Some		Pesign Properties Easthie Wester Share Clock is Sher Clock is Sher Faming Sher Irrers	ge Filtering may Contents eport Constraints s	Egert Fax	State	Secondary Leger	55/20/2014 - 13:49:28	Generated		
Image: The set of the		Jesi p. Properties Table Wessa Optimal During Sue Sare Cock M Der Version Sare Terris	ge Filtering may Costants oper Centraints s	Espert Kan	State	Secondary Repor	05/20/2014 - 13:49:28	Generated		
E Pring SameryRaytte     E Pring SameryRaytte     Fore Constraints     Fore Exploring Sameric     Fore Explored in an analysis     Google Sameric Fragmening File     Google Sameric Fragmening     Google Sameric Fragmening     Google Sameric Fragmening		Pesign Properties Table Wester Optimal Design Sum Sher Clock M Sher Vening Sher Vening Sher Vening	ge Filtering may Costants eport Constraints s	Report Faar	State	Secondary Report	05/20/2014 - 13:49:28	Generated		
The Design Source Projects           The Design Source Projects           The Design Fullifies           The Design Projects		Pesign Properties Easible Resca Optional Design Sum Save Failing Save Failing Save January Save January	pp Filtering may Contaits opert Constraints 5	Report Faa	State	Secondary Report	05/20/2014 - 13:49:28	Generated		
E Prog. Descriptions:     E Prog. Description:     E Prog. Descrip		Jesign Frogerties Tashle Hestag Optimal Design Sme Sher Falling Sher Fashing Sher Freising	ge Filtering muy Costants eport Constraints s	Eppert Has	State	Secondary Report	65/20/2014 - 13:49:28	Generated		E
<ul> <li>E. Jung Seeringerts</li> <li>B. Darg Seeringerts&lt;</li></ul>		Design Proyerties Tabala Bessa Optimal Design Saw Shor Pailing Der Wanings Shor Paring	pp FJ21verlag hury Contants oper t Constraints s	Report Ros	State	Secondary Report	<b>5</b> 05/20/2014 - 13:49:20	Generated		
Le Superflower/ports     Le Superflower/p		Design Troyerties Table Restar Optimized Star Star Show Cach be Show Tables Der Vening Der Vening Der Vening	ge Filtering mar Contents gent Constraints 5 122 Besign Suite Inde	Expert Rea	State	Secondary Report	5	Gasratež		E
E Seine Seever See		Pesign Properties 	er Hiltering mar Castans oper Castrains Castrains III Pesign Suite IndeX	Report Rea	State	Scendary Report	5 05/20/2014 - 13:49:28	Generatuă		
E Para Search (Part)     E Para Search (Part)     E Para Search (Part)     E Para Search (Part)     E Part (Part)		Design Properties Design Productions Design and During Same Dave Cock the Dave Torking Dave Turing Dave	ep Filtering say Contexts out autorains autorains IIT Pesign Suite IndeX //Documents and Re	ander Deck Television	State Inig	Secondary More a Danary	S 05/20/2014 - 13:49:28	Generated		+:::::::::::::::::::::::::::::::::::::
E Serie Seevice Series     E Serie Seevice Series     E Series     E Series Series     E	ng V	Pesign Properties 	en Filtering swar Castant gert Castraints IME Besign Soute InfoC //Documents and Se	anterr Discontinue (Control and Control an	State Beng 17/infer.v/= 1 237/sub_e.v/= 2	Secondary Reper	S 05/20/2014 - 13:49:28	Generated		
Energy Construction of the second secon	ng V ng V	Psign Properties Psind Dring Daw Save Pauling Dav Pauling Dav Pauling Dav Pauling Dav Pauling Dav Pauling Dav Pauling Pauling file \"Ct exilog file \"Ct	es Filtering say (catasts get Catasts s 122 Besign Suite InfoC //Documents and Se //Documents and Se	Televit Real	State           r_217/infer.v/* i           r_217/ub_m.v/* i           r_217/ub_m.v/* i	Scendary Reper	05/20/2014 - 13:49:28	Generated		+D#X
Even 3 being	ng V ng V desi	Projection Provention Provide the second Provide the second se	e filtering my Country Country into a straints III Pesign Suite Inde //bocuments and Se //bocuments and Se		State Engl 17_217/stdp=.v*s c_217/stdp=.v*s c_217/stdp=.v*s	Recently Reper	5 95/20/2014 - 13:49:28	Generated		
Let a base fourtherest     Let a base fourtherest     Let a base fourtherest     Let a base fourtherest     Let a base     Let a base fourtherest     Let a base     L	ng V ng V ng V desi Vie	Pasign Properties Pasign Properties Pathal Besign Bar Pauling Dave Terrers Part Veninger Dave Terrers Part Veninger Part Veninger Pa	er Filtering er forsats gept disasts gent Castrains III Jesign Suite Lafo //bocuments and Se //bocuments and Se plated successful	anter E	State State 217/indec.vt*1 c_217/sub_s.vt*1 c_217/sub_s.vt*1	s Conney a Sensey Ato Generated a Sensey ato library work ato library work	05/20/2014 - 13:49:28	Generated		
Burg Summy Support     Burg Summy Support     Burg Summy Support     Burg Summy Support     Burg Suppor	ng V ng V ng V desi Vie	Pesig Properties - Buble Royer - Bur Vening - Bur Venin	e filteine my Crants Castrains Satrains III Pesige Suite Inde //bocuments and Se //bocuments and Se			Beendary Work ab Denneyy Denneyy Work ab Jahneyy Work ab Jahneyy Work ab Jahneyy Work ab Jahneyy Work	05/20/2014 - 13:49:28	Generated		
Event Ng being Talen (1)	ng V ng V desi Vie	Pris Proyerties Pris Drop Cack B Bur Filing Bur Filing Bur Frees Pris Prove Pris Pris Prove Pris Pris Pris Pris Pris Pris Pris Pris	e Filtering en protesting expression Constraints astraints IM Jesign Suite Lafo /Jocuments and Se /Jocuments and Se galated successful	anter Carlos anter a construction of a construct	Stat 2017/indec.v/* 1 ~ 217/sub_s.v/* 1 ~ 217/sub_s.v/* 1	s Conney a Densey a Densey b Dens	5 05/20/2014 - 13:49:28	Generated		
Der Bergerichter in der State d	ng V ng V desi Vie	Scip Properties Data Free Cach Is Data Free Cach Is Free Cach Is Data Free Cach Is Data Free Cach Is Free Cach Is Data Free Cach Is Data Free Cach Is Data Free Cach Is Free Cach Is Data Free Cach Is	p: Filtering may Catains quet Constraints attraints INF Besign Soute Lafor //bourness.g and Te- //bourness.g and Se //bourness.g and Se	Televit Base	Busic r_217/s10fer_vV* r_217/s10_s.v* = 1 r_217/s10_s.v* = 1	Scendary Repr Ref Gassated Bate Gassated S Spanwy Anto Library work to Library work	05/20/2014 - 13:49:28	Generated		

2) 创建工程

点击File->new->project, 弹出下面窗口:

🏧 New Project Viza	ard		X
<b>Create New Project</b> Specify project 1	ocation and type.		
-Enter a name, locat	tions, and comment for the project		
N <u>a</u> me:			
Location:	C:\Documents and Settings\Administrator	<u>.</u>	
Working Directory:	C:\Documents and Settings\Administrator		
Description:			
Select the type of	top-level source for the project		ר
<u>T</u> op-level source ty	vpe:		
HDL		~	
More Info		Next > Cancel	

选择工程路径,点击Next。弹出下面窗口:

miller a mane, rocar	ions, and comment for the project	
N <u>a</u> me:	counter	
Location:	F:\ISE\counter	
Working Directory:	F:\ISE\counter	
Description:	1	
Select the type of	top-level source for the project	

点击 Next。弹出下面窗口:

Property Name		Value	
Product Category		مار الم	
Family		Spartan3E	
Device		XC3S250E	
Package		FT256	
Speed		-5	
Top-Level Source Type		HDL	
Synthesis Tool		XST (VHDL/Verilog)	
Simulator		ISim (VHDL/Verilog)	
Preferred Language		Verilog	
Property Specification in Pro	ject File	Store all values	
Manual Compile Order			
VHDL Source Analysis Standard	l	VHDL-93	
Enable Message Filtering			

选择 FPGA 芯片类型,点击 Next。弹出下面窗口:

3) 添加设计

点击 Add Source 添加设计和约束文件。



4) 设计综合



5) 设计实现

点击 Implement Design, 弹出下面窗口:



Command Line: D:\Xilinx\12.3\ISE\_DS\ISE\bin\nt\unwrapped\ngdbuild.exe -intstyle ise -dd \_ngo -nt timestamp -i -p xc3s250e-ft256-5 gold\_code.ngc gold\_code.ngd

#### 6) 设计下载

点击 Configure Target Device, 弹出下面窗口:



连接 FPGA 开发板,并下载比特文件。

# 五、 撰写报告

## 实验四 约翰逊计数器

一、实验目的

- 1、掌握时序电路描述的方法;
- 2、掌握时序电路仿真程序编写技巧;
- 3,理解约翰逊计数器的工作原理。

#### 二、 实验要求

- 1、设计可综合的约翰逊计数器;
- 2、编写电路仿真程序,要求测试输入的所有组合情况;
- 3、观察仿真结果。

#### 三、实验原理

约翰逊(Johnson)计数器又称扭环计数器,是一种用 n 位触发器来表示 2n 个状态的计数器。它与环形计数器不同,后者用 n 位触发器仅可表示 n 个 状态。n 位二进制计数器(n 为触发器的个数)有 2<sup>n</sup> 个状态。若以四位二进 制计数器为例,它可表示 16 个状态。其接口时序如下图所示:



## 四、实验内容及步骤

- 1、根据约翰逊计数器的工作原理,设计并绘制其结构图;
- 2、根据原理图,使用 verilog HDL 语言,进行行为级描述;
- 3、编写电路的仿真激励,要求仿真所有计数情况,观察仿真结果。

#### 五、撰写报告

# 实验五 序列检测器设计

一、实验目的

- 1、掌握时序电路描述的方法;
- 2、掌握时序电路仿真程序编写技巧。

## 二、实验要求

- 1、设计可综合的序列检测器;
- 2、编写电路仿真程序,要求测试输入的所有组合情况;
- 3、观察仿真结果。

#### 三、实验原理

本设计采用状态机的设计方法,完成"1101"序列检测的功能。其状态转 移图如下所示:



## 四、实验内容及步骤

1. 根据序列检测器的工作原理,设计并绘制状态转移图;

- 2. 根据状态转移图,使用 verilog HDL 语言,进行行为级描述;
- 3. 编写电路的仿真激励, 要求给出检测序列的所有组合情况, 观察仿真结果。

## 五、撰写报告

## 实验六 任务与函数实验

一 实验目的

- 1、掌握任务和函数的使用方法;
- 2、理解定义任务所需的条件,学会任务的声明和调用。
- 3、理解定义函数所需的条件,学会函数的声明和调用。

#### 二 实验要求

1、用函数设计8位ALU功能模型;

- 2、用任务设计一个可以对 16 位数进行按位与、或和异或操作的功能模型;
- 3、观察仿真结果。

#### 三 实验原理

task和 function 说明语句分别用来定义任务和函数。利用任务和函数可以 把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。输入、输 出和总线信号的值可以传入、传出任务和函数。任务和函数往往还是大的程序模 块中在不同地点多次用到的相同的程序段。

任务和函数不同点主要有如下四条:

- 函数只能与主模块共用同一个仿真时间单位,而任务可以定义自己的 仿真时间单位。
- 2) 函数不能启动任务,而任务能启动其它任务和函数。
- 函数至少要有一个输入变量,而任务可以没有或有多个任何类型的变量。
  - 4) 函数返回一个值,而任务则不返回值。

函数的目的是通过返回一个值来响应输入信号的值。任务却能支持多种目的,能计算多个结果值,这些结果值只能通过被调用的任务的输出或总线端口送出。Verilog HDL 模块使用函数时是把它当作表达式中的操作符,这个操作的结果值就是这个函数的返回值。

#### 四 实验内容及步骤

- 1. 根据任务的工作原理,设计16位数据位操作的功能单元;
- 2. 根据函数的工作原理,设计8位ALU功能模型;
- 3. 编写电路的仿真激励,要求给出所有组合情况,观察仿真结果。

#### 五 撰写报告

## 实验七: 总线功能模型实验

一 实验目的

- 1、掌握总线功能模型的方法思想;
- 2、掌握总线功能模型的程序编写技巧。

### 二 实验要求

- 1、用总线功能模型的方法设计一个 CPU 接口模型;
- 2、观察仿真结果。

#### 三 实验原理

Verilog 模块之间的连接是通过模块端口进行的。为了给组成设计的各个 模块定义端口,我们必须对期望的硬件设计有一个详细的认识。不幸的是, 在设计的早期,我们很难把握设计的细节。而且,一旦模块的端口定义完成 后,我们也很难改变端口的配置。另外,一个设计中的许多模块往往具有相 同的端口定义,在 Verilog 中,我们必须在每个模块中进行相同的定义,这 为我们增加了无谓的工作量。Verilog 提供了一个新的、高层抽象的模块连接, 这个连接被称为接口(Interface)。接口在模块中就像一个单一的端口一样 使用。在最简单的形式下,一个接口可以认为是一组线网。通过使用接口, 我们在进行一个设计的时候可以不需要首先建立各个模块间的互连。随着设 计的深入,各个设计细节也会变得越来越清晰,而接口内的信号也会很容易 地表示出来。当接口发生变化时,这些变化也会在使用该接口的所有模块中 反映出来,而无需更改每一个模块。

## 四 实验内容及步骤

- 1. 根据总线功能模型原理,设计基于英特尔 CPU 的总线接口;
- 2. 编写电路的仿真激励,要求给出所有组合情况,观察仿真结果。

#### 五 撰写报告

## 开放性实验

一 实验目的

通过以小组的形式,完成一个较大的数字集成电路设计、仿真和验证。 提高学生的设计能力和团队合作意识。

二 实验要求

二到四个学生一组,完成一个较大的数字集成电路设计、仿真和验证工作。要求在 FPGA 开发板上实现该设计,完成总体设计方案、详细设计方案、验证方案和设计总结报告的编写工作。

## 三 实验题目如下:

基于 FPGA 的蓝牙时钟设计 基于 spartan 3e 开发板的打地鼠游戏 智能电梯 自动售货机的设计 基于 FPGA 的篮球计分器 出租车计价器 电子密码锁设计 基于串行通信的语音传输 交通灯控制逻辑电路设计 基于遥控和自控的寻迹小车 音乐播放器 基于 fpga 的公交报站系统 基于 FPGA 的贪吃蛇设计 基于 FPGA 的机械精密控制系统 基于 FPGA 的小游戏——爱消除 多功能数字钟设计 带密码锁的拔河比赛 基于 FPGA 的 DDS 设计